针对传统的比较器速度较慢的问题,提出了一种速度可选的高速比较器。比较器采用轨到轨输入结构。高速比较器的预放大器电路由两级差分放大器构成,预放大结果送入一个Latch锁存器电路得到比较结果。Latch锁存器电路降低了比较器的延迟,提高了比较器的速度。比较器电路里面添加了比较器反向输入端模式选择电路、比较器速度模式选择电路、比较器输出极性选择电路、比较器迟滞端选择电路。比较器的反向输入端有八种选择模式,比较器的速度有四种选择模式,比较器的迟滞端有四种选择模式。比较器电路的轨到轨输入结构可以检测2mV的差模电压。由于设计的轨到轨输入高速比较器需要应用于1.2V的A/D转换器中,从而在电路中加入了3.3V转1.2V的buck型电平转换电路。实现了轨到轨输入,速度可选,迟滞端可选,buck型电平转换的多功能比较器。
基于CSMC 0.18μm CMOS工艺,设计了一种高精度RC振荡器,采用脉冲密度调制和Σ-Δ调制技术进行温度补偿,提高了输出频率的温度稳定性。采用锁频环架构,设计了低泄漏开关电容电阻和温度补偿电阻电路,并通过三点数字修调技术对电阻进行温度补偿。此外,积分器电路采用斩波技术抑制失调电压对输出频率精度的影响,压控振荡器则通过选用低温度系数电阻进一步提升温度稳定性。仿真结果显示,该振荡器经过修调后,在不同工艺角下的输出频率均可以稳定在32MHz,在-40~125℃温度范围内,输出频率变化率小于0.45%,在1.6~2V供电电压范围内,输出频率变化率小于0.25%,整个系统的功耗为89.7μW。与其他同类型的RC振荡器相比,该设计兼具高频输出、高精度及低功耗等优点,可用于片上时钟基准源。
随着半导体行业的蓬勃发展,半导体芯片也不断向着小型化与高集成化方向迈进,系统级封装应运而生。基于系统级封装技术的5V铁电存储器芯片,以3.3V电源的铁电存储器为主体,在不改变其基本功能的情况下,将电源范围拓宽至5V使其能够兼容更多硬件系统,解决了存储器在使用过程中电源及电平不匹配的问题,简化了FeRAM外围电路设计,使得使用上更加方便快捷。具体设计从裸芯堆叠设计、封装互连设计、基板设计等方面进行了系统分析和方案选择,较为详尽的介绍了FeRAM5V_SiP的设计过程。最后,基于Sigrity与Flotherm软件对芯片的信号完整性、电源完整性以及热应力参数进行了仿真分析,验证了SiP设计的合理性与可行性,与传统的PCB板相比,FeRAM5V_SiP实现了在同样的性能下更小的尺寸以及更高的集成度,符合市场的需求,为类似SiP芯片的设计提供了可行性参考。
重复定位精度是某些运动物体的重要性能指标,比较简单的测量方法是使用板尺或卷尺直接手动测量,这种测量方法的准确性难以保证,而且测量效率较低,多次测量的一致性不好,但成本较低。另一种测量方法是使用昂贵的坐标测量仪进行测量,这种测量方法的准确性很高,重复测量的一致性好,但是成本很高。论文针对上述两种测量方法的优缺点,首先建立物体的运动模型,然后从运动模型中抽象出方便理解和便于实现的数学模型,最后基于数学模型,通过电子技术手段,选用位移激光传感器作为测距手段,设计出重复定位精度检测系统。此系统操作简单,测量精度较高,成本较低。
随着存储器技术飞速发展,双倍速率同步动态随机存储器(DDR)工作电压越来越低,为了满足DDR供电需求,设计了一款兼备拉灌电流能力的线性稳压器(LDO),可兼容DDR1~DDR4电源系统供电以及其他电源系统需求。此芯片利用双电源电压供电的特点,降低静态功耗,电源电压输入范围为 2.5V 到3.3V,线性稳压器功率电压根据DDR1~DDR4供电要求为1.2 V 到2.5V,设计上采用双环路稳压器实现拉灌电流,输出电压由外部应用配置可调,采用低阈值NMOS 功率管推挽输出级,实现低至0.6V输出电压,增加GM放大器,支持快速瞬态响应。采用0.35um BCD工艺设计,在不同DDR 供电条件下对稳压器进行仿真,输出能够跟随输入,空载时静态电流约为440uA~700uA,并选取DDR4供电条件进行瞬态响应及稳定性仿直,当负载电流从0A到3A跳变时,输出电压波动约为50mV,结果表明该电路满足DDR1~DDR4应用。
随着现代检测技术的快速发展,信号采集与处理技术的重要性日益凸显。传统的中央处理器(Central Processing Unit, CPU)配合高精度模数转换器(Analog-to-Digital Converter, ADC)的硬件结构已难以满足高速信号处理的需求。本研究设计并实现了一种基于现场可编程门阵列(Field Programmable Gate Array, FPGA)的信号采集系统。该系统利用FPGA的并行处理能力,实现了对信号的快速采集、滤波处理和存储,并通过串口将数据发送到个人计算机(Personal Computer, PC)端进行分析。结果表明,该系统具有较高的数据采集速率与处理速度和精度,适用于多种高速信号采集应用场景。
目前三相MOSFET驱动系统在新能源汽车、工业机器人和智能家居设备领域有着较广泛应用,根据设备系统中的高集成度和三相直流电机驱动需求,设计了一种PWM占空比可调的三相驱动电路。电路采用商用0.25μm 高压 BCD工艺设计,通过SPEED端口电压可设置PWM占空比0%到100%可调。当环境温度到达165.1℃可触发过温保护。该芯片内置PWM调制模块、电荷泵电路、自举监控模块、过温保护模块等,确保电路在整个系统中工作的可靠性。仿真结果表明,占空比可调的三相驱动电路满足设计要求。
逐次逼近型模数转换器(SAR ADC)的功耗主要来源于三个模块:DAC、比较器和SAR逻辑。其中,DAC电容阵列在充放电过程中消耗的能量是影响SAR ADC整体功耗的重要因素,因此,设计低功耗电容开关时序显得尤为关键。传统VCM-based电容开关时序由于工作原理和实现方式相对简单,在SAR ADC电容切换方案的设计中被广泛采用,但这种时序当比较器前后比较结果相反时,开关切换的功耗会显著上升。针对这一问题,本文提出了一种分段式电容拆分VCM-based电容开关时序,能够有效降低电容开关功耗,并且基于65nm LP CMOS工艺设计了一款12 bit 10MS/s的低功耗SAR ADC。
在无线电多径传播环境下,信号强度周期性变化易与多径效应波动叠加,导致测向和定位系统难以区分正常多径与信号源位置变化,易产生虚假信息,数据挖掘效果不佳。为此,本文提出一种基于模糊均值聚类的无线电监测数据挖掘方法。先通过小波变换对无线电信号进行分解,运用脊线算法提取瞬时频率特征。然后利用模糊均值聚类算法对瞬时频率特征进行初步聚类,并结合空间邻域信息优化聚类结果。最后计算每个聚类的异常因子,识别异常数据点,实现有用信息挖掘。实验结果表明,应用本文方法在多个实验场景下可显著提升数据挖掘速度、资源利用率和覆盖率,应用效果较好。
目前,MOSFET和IGBT驱动系统在宇航级设备中应用广泛。为满足高压功率驱动器的抗辐射加固需求,设计了一种抗核辐射加固的高压功率驱动器,重点对驱动器电路中的数字逻辑电路、电平转换电路及双极电路进行了抗辐射加固设计。该电路采用商用1.0 μm高压SOI工艺,高边悬浮电压工作范围可达600 V,具备抗总剂量≥3×10-3 Gy(Si)、抗中子注量≥1×10-14 n/cm²、抗瞬时电离辐射剂量率≥1×10-9 Gy(Si)/s的能力,驱动电流可达2 A。辐照后器件功能与性能指标均满足系统应用要求。测试结果表明,该高压SOI功率驱动电路设计合理,满足预期性能指标。
伴随集成电路设计与制造技术的飞速发展,现代芯片在规模、功能复杂度和集成度上不断攀升,实现对芯片内部信息高效、简洁的访问、调试和编程成为亟待解决的关键问题,在中央处理器(CPU)、微控制器单元(MCU)等高端器件中尤为突出。本文提出在芯片设计中引入联合测试行动小组(JTAG)模块的创新方法,该方法采用专用引脚设计JTAG接口,并结合测试访问端口(TAP)控制器与同步状态机,保障调试稳定性与可靠性;同时,设计了包含调试控制状态寄存器等多个功能模块的片内调试单元,实现对芯片内部运行状态的精准监控与调试。经测试验证,JTAG调试接口功能正常,片内调试单元的断点设置与取消、流水线运行控制以及CPU内部寄存器和存储器读写操作均符合预期,满足JTAG功能要求,有效提升了开发效率,为超低功耗微控制器的开发与应用提供了有力支持。