本研究介绍了一种基于FPGA的超高速ADC芯片测试系统。重点阐述了该系统的设计原理，包括测试系统的时钟树网络和数据采集系统的电源网络设计。基于FPGA实现了针对超高速ADC的数据采集和数据缓存的采集平台，以及动态性能测试软件系统，并提供可调的超高精度、低抖动的时钟信号。结果表明，ADC芯片在1 GHz时的SNR为34.03 dBFS，ENOB为5.65 bit；在20 GHz时的SNR为30.07 dBFS，ENOB为4.58 bit。测试结果与芯片手册一致，表明该测试系统满足超高速ADC的测试要求，也可用于8位或12位、12 Gsps以上ADC芯片的测试。
高光谱图像包含数百个光谱波段，每个波段都包含丰富的光谱信息。由于不同地物在不同波段的光谱响应差异显著，图像中的局部特征复杂且多样。仅依赖单特征点匹配进行深度分割，提取的特征将仅限于部分稀疏分布的特征点，容易丢失重要的局部信息，影响最终分割结果的精度和完整性。为此，本研究提出一种基于多特征点匹配的高光谱图像深度分割方法。通过获取图像灰度级概率，计算出OTSU分割阈值。在设定的阈值区间内，分析两个像素点之间的关联度，并采用多特征点匹配的方式，全面标定出所有特征点，确保特征密集分布。将关联度较高的节点作为分割特征的匹配目标，输出模糊匹配结果。将该结果导入构建的分割映射矩阵中，转换为映射特征节点。以该节点为中心对图像进行逐步整合分割，并不断扩展分割范围，直至达到最终的深度分割目的。结果表明，该方法所得图像分割OA值稳定在80%以上，充分验证了其在提升分割精度方面的显著优势。
为满足现代通信系统对高频信号和高精度的需求，基于TSMC 180 nm工艺，在传统RC振荡器的基础上，设计了一个高稳定性片上RC张弛振荡器，为芯片内部提供稳定时钟信号。采用电压平均反馈技术减轻比较器延迟的影响，通过参考电路在宽电源电压和温度范围内实现高稳定频率，并利用数字微调电路提高精度。结果表明，在4 V电源电压、25 ℃温度、TT工艺角下，输出频率为2.004 MHz，占空比为50%，精度可达+0.2%。在TT、FF、SS工艺角下，对不同温度和电源电压进行仿真，最大频率偏差分别为0.416%和0.315%。
本研究提出了一种纳米级高低肖特基势垒异或非单器件。与传统的BRFET不同，该器件在源/漏极（S/D）与硅基底的接触界面引入两种不同的金属材料，成功构筑了两种肖特基势垒结构。其中，第一种金属与半导体导带形成的势垒高度低于带隙宽度的一半，而其与价带形成的肖特基势垒高度则高于带隙宽度的一半；第二种金属与价带形成的势垒高度亦低于带隙宽度的一半，而其与导带形成的肖特基势垒高度则高于带隙宽度的一半。因此，该器件形成了一个一高一低的双肖特基势垒（HLBSB）。与传统BRFET相比，该器件可使更多载流子通过n模式和p模式的热电子发射进入半导体区域，而传统BRFET则主要通过带带隧穿效应产生载流子。因此，该高低肖特基势垒异或非单器件可实现更大的正向电流。通过器件仿真，研究了高肖特基势垒异或非单器件的性能，并与BRFET的性能进行了比较。基于能带理论的分析解释了其工作原理，同时对其输出特性进行了研究和验证。
本研究提出了一种基于栅控二极管的异或传输门晶体管。由于栅极与漏极之间所加电压极性的相异，在强电场作用下，两个电极之间的本征硅区域将发生隧穿效应。同时，源漏之间的漏极电压不同，会形成或降低势垒，从而控制器件漏电流的导通或截止。通过求解二维泊松方程，对表面电势和电场进行分析建模，并利用凯恩模型计算隧穿电流。最终，分析结果与Silvaco TCAD模拟结果进行了对比验证。
为有效降低双极型晶体管发射极-基极电压的非线性温度分量导致的误差，采用65 nm CMOS工艺，设计了一种高精度、低温度系数的电流型带隙基准（BGR）电路，提出了一种增强型分段温度补偿电路。该电路通过不同温度阈值触发，在不同温度范围内输出不同温度系数的补偿电流，大幅度降低了非线性温度分量对基准电压的影响。利用Cadence软件进行仿真验证，在电源电压为1.2 V、室温条件下，电路输出的基准电压为800.5 mV，其相对误差（3σ/μ）低至0.43%。在-40~125 ℃的温度范围内，输出基准电压的最低温度系数为1.62 ppm/℃。在10 Hz处，电源抑制比（PSR）为62.6 dB。当电源电压在1.1~5.0 V时，基准电路可以稳定工作。
为实现低功耗条件下的时域离散化目标，本研究对包括Flash型模数转换架构、流水线型模数转换架构在内的多种技术方案进行了系统性对比分析。突破传统设计范式，创新性地引入环形振荡器作为核心模块，构建了具备高能效特性的时域离散化功能单元。基于压控振荡器（VCO）的数学建模框架，本研究系统论证了相位域离散化技术的物理实现可行性，并采用Matlab与Simulink联合仿真平台，构建了涵盖理想工况及非理想工况的系统级仿真模型，通过多场景模拟验证了理论推导的正确性。基于Simulink仿真平台构建的建模分析体系框架，以TSMC 65 nm CMOS工艺为技术支撑，本研究完成了晶体管级全电路集成设计，构建了基于VCO核心模块的连续时间型ΣΔ模数转换器完整系统架构，并顺利实施了四阶4位量化精度的离散化前仿真验证流程。仿真分析结果表明，在系统配置为256 MHz采样频率、1.2 V工作电源电压、8 MHz信号有效带宽以及16倍过采样比（OSR）的条件下，利用Spectre与FFT频谱分析技术对系统性能进行全面验证，系统信噪失真比（SNDR）和有效位数（ENOB）均满足设计要求。
针对高校信息化系统中数据分析深度不足、效率低下、价值有限等问题，提出了一种基于人工智能的教育数据分析方法。该方法采用深度学习技术，基于“特征提取-模式识别-预测分析”的处理范式，实现教育数据的智能分析。通过多流自编码器实现异构数据的特征提取，利用改进的Transformer架构进行教育模式识别，基于多任务学习框架完成预测分析。结果表明，该方法在特征表示、模式识别和预测分析等方面相比传统方法均取得了显著提升，为人工智能技术在高校教育教学数据分析中的应用提供了有效的解决方案。
短文本情感分析面临诸多挑战，如语义稀疏、表达简洁、缺乏上下文信息等，导致情感特征提取不完整，进而影响分类精度。为解决这些问题，提出基于麻雀搜索算法（SSA）优化Transformer的短文本情感分析方法。该方法通过构建词向量矩阵，转变短文本的表现形式；利用Transformer模型提取情感特征，并引入SSA优化模型超参数；将所提取情感特征输入全连接层+Softmax分类器中，采用交叉熵损失的梯度下降算法衡量文本预测情感与真实情感之间的差异，完成短文本情感分析。SSA具有全局搜索能力强、收敛速度快等优点，能有效优化Transformer模型的超参数，提升模型性能。试验结果表明，所提出方法的迭代损失值较低，分类精度较高，能够较好地捕捉情感特征且对各类情感区分能力强。
在0.18 μm 60 V BCD工艺下，设计并实现了一种高压轨到轨输出的数模转换器电路（DAC）。该电路在12位分辨率下展现出良好的单调性。基于折叠共源共栅结构，提出了一种新型高压轨到轨输出运算放大器。其第一级采用增益自举技术，显著提升了运算放大器的速度与增益；第二级则运用Class AB架构，实现了轨到轨输出功能。通过灵活配置输出模式，用户可自由选择40、20、10 V三个输出量程范围。DAC输出级具备驱动±30 mA电流的能力，有效减少了对外挂运放的依赖。对DAC电路进行了全面的仿真与验证，仿真结果表明：DAC的积分非线性（INL）小于|0.3| LSB，微分非线性（DNL）小于|0.3| LSB，建立时间不超过1 μs。在输入1 MHz正弦波信号时，信噪失真比（SNDR）达到72.54 dB，总谐波失真（THD）低至-80.45 dB，有效位数（ENOB）高达11.76 bit。
作者登录
专家审稿