基于JESD204B确定性延迟的多芯片同步自动校正设计

doi:10.3969/j.issn.1002-2279.2024.03.007

PDF(1932 KB)

微处理机 ›› 2024, Vol. 45 ›› Issue (3) : 26-30. DOI: 10.3969/j.issn.1002-2279.2024.03.007

微机网络与通信

基于JESD204B确定性延迟的多芯片同步自动校正设计

{{article.zuoZhe_CN}}

作者信息 +

Design of Multi-Chip Synchronization Automatic Correction Based on JESD204B Deterministic Delay

{{article.zuoZhe_EN}}

Author information +

文章历史 +

本文亮点

HeighLight

摘要

Abstract

关键词

Key words

本文二维码

引用本文

EndNote

Ris (Procite)

Bibtex

导出引用

{{article.zuoZheCn_L}}. {{article.title_cn}}[J]. {{journal.qiKanMingCheng_CN}}, 2024, 45(3): 26-30 https://doi.org/10.3969/j.issn.1002-2279.2024.03.007

{{article.zuoZheEn_L}}. {{article.title_en}}[J]. {{journal.qiKanMingCheng_EN}}, 2024, 45(3): 26-30 https://doi.org/10.3969/j.issn.1002-2279.2024.03.007

中图分类号：

参考文献

列表( 原文顺序 | 文献年度倒序 | 文中引用次数倒序 ) 可视化分析

参考文献

基金

编委：

主编：

责任编辑：

编辑:

版权

PDF(1932 KB)

Accesses

Citation

Detail

段落导航

选择文件类型/文献管理软件名称

选择包含的内容